там вроде только про сигналы, про силовые не рассмотрено, а у транзисторов и логики существенные различия по уровням, врядли это интересно для управления силовым fet/bt
, и на 1 транзисторе вроде не решается, без экстрима строится на 3х, c любой инверсией:
напр
gpio->npn(или n-fet) -> pnp в ОЭ разряжает затвор силового p-fet.
если входной npn/n-fet транзистор в ОЭ то схема неинвертирующая (in_H=on), если в ОБ (база или затвор на +3.3V, эмиттер или исток через резистор ~1k на gpio) то инвертирующая.
применять pnp bt вместо силового p-fet вроде смысла нет, всеравно его из насыщения надо быстро выводить, и на таком напряжкнии он точно проигрывает по просадке приличным массовым p-fet.